アナログ回路設計指針 1-4

デジタル回路もアナログ回路

　デジタル（論理）回路は、ブール代数と符号理論を知っていれば設計できそうな気がしなくもないですが、決してそうではありません。ゲートを通れば信号の遅延がありますし、負荷容量で遅延時間が変わります。また、クロックが３０ＭＨｚを越えるようなデジタル回路では、（目安として大体、配線長がクロックの波長の１／１００を越える場合には）配線は伝送線路として設計し線路遅延や終端を考慮しなければなりませんし、配線間の結合や、デジタルＩＣのリードインダクタの影響やデカップリングコンデンサの配置にも気をつかいます。メタステーブル対策もアナログ的考え方の設計でしょう。また、外来雑音や自分が発生する雑音の対策もアナログ的知識が必要です。デジタル回路の設計で一番気を使うのは、遅延や反射、クロストークや不要輻射など結局アナログ的なところなのです。デジタル回路の配線で動作が速い部分だけでも１対１接続にして伝送線路として設計し直列終端を行うだけでも大分不要輻射を減らす事ができます。アナログ的に考えれば、配線の裏側のグランドプレーンに不連続な部分があればスロットアンテナのように動作して不要輻射の源となるのは当り前と思えるでしょう。配線が並行しているのをみて方向性結合器と同じに思えればクロストークを減らすにはどうすれば良いかは自ずとわかるはずです。