PWM 可変負電圧バイアス生成回路 (LTspice シミュレーション)
Takayuki HOSODA
Rev.0.2 (July 29, 2021)

FET のバイアス用など負荷電流がほとんどいらない場合用に PWM 出力を反転整流、平滑して可変負電圧バイアスを生成する回路のシミュレーションです。

シミュレーション回路

信号源は 5 V 電源の 74ACT125 のような CMOS バッファを想定しています。
回路図中 C1, C2 は極性反転用キャパシタで、D1 は低Vf の整流用ショットキーバリアダイオードです。
Ro は保護抵抗兼 EMC 低減用抵抗です。 L1, C3 は出力の雑音を低減するためのローパスフィルタです。

PWM controlled negative voltage generator
pwm-neg-bias-sch.png
Download lpf3mos-0.2.asc, the schematic file for the LTspice XVII.

Step response
pwm-neg-bias-voltage.png

See also

External link



www.finetune.co.jp [Mail] © 2000 Takayuki HOSODA.