容量分割整合回路 (LTspice シミュレーション)
細田 隆之
Rev.0.1 (july 24, 2021)

LTspice の回路図中での関数と式の使用例として設計した 誘導性の低抵抗負荷に対する容量分割整合回路です。

LTspice 回路中での関数と式の使用例

LTspice 中で関数を定義するには、SPICE directive として
.func function_name(parameter1, parameter2, ...) { formula }
とします。定義した関数を素子のパラメータとして呼び出して使うには、素子値に { } をつけてその中身を LTspice に評価させます。
{ function_name(parameter1, parameter2, ...) }
また、LTspice では次の定数が利用できます。 回路例 (容量分割整合回路)
tapped-capacitor-matching-sch.png
Download tapped-capacitor-matching.asc, the schematic file for the LTspice XVII.

使用した数式
\begin{aligndat}
\frac{1}{Z_0} 
&=& s C_\mathrm{p} + \frac{1}{\displaystyle\frac{1}{s C_\mathrm{s}} +  s L_\mathrm{s} + R_\mathrm{s}}\\
s &=& j  \omega_0\\
 \downarrow \\
C_\mathrm{p} &=& \frac{1}{ \omega_0 Z_0} \sqrt{\frac{Z_0}{R_\mathrm{s}}-1}\\
C_\mathrm{s} &=& \frac{1}{{\omega_0}^2 L_\mathrm{s} - \omega_0  \sqrt{R_\mathrm{s}\, (Z_0 - R_\mathrm{s})}}
\end{aligndat}


容量分割整合回路の周波数特性 (参考)
tapped-capacitor-matching-ac.png
計算通り f0 = 1 MHz で Rs の電流値が最大になっているのが見て取れます。

回路解説 — イミッタンスチャート上での軌跡 (参考)
tapped-capacitor-imittance-chart.png
回路例では Rs + Ls のインピーダンス (上図中 DP1) を Cs で 1/Z0 の定アドミタンス円上の点 (DP2) に移し、
Cp で誘導性のサセプタンス分を相殺して信号源インピーダンス Z0 の点 (DP3) に整合させています。

PUFF でのシミュレーション例 (参考)

整合回路シミュレーション
tapped-capacitor-matching-puff.png
Note : S11 が -∞ になるのを避けるために、各キャパシタに 1 mΩ の ESR を追加しています。

See also

External link



www.finetune.co.jp [Mail] © 2000 Takayuki HOSODA.